EDA 設計流程與整合 - Week10 Cell Based 流程介紹及開源 Verilog 工具

本課程為南臺科技大學電子系「EDA 設計流程與整合」課程，主要目的在於帶領學生進行 EDA (Electronic Design Automation) 工具之安裝、整合及測試。EDA 設計主要有三大流程：Full Custom Design Flow、Cell Based Design Flow 以及 FPGA Design Flow。

本次課程為第十週：Cell Based 流程介紹及開源 Verilog 工具

內容主要介紹如何什麼是 Cell Based 流程，並說明如何同時使用開源 Verilog 工具 GPL Cver + GtkWave 來撰寫、模擬 Verilog 程式，並觀察模擬結果。

本影片所看到的教學筆記在此： http://pominglee.blogspot.com/2011/03/gpl-cver.html

NOR/NAND 可以兜出所有的數位電路，因此又稱為 Universal Gate，詳情請參考： https://www.electronics-tutorials.ws/logic/universal-gates.html

本影片所使用到的測試檔可由此下載： https://github.com/pominglee/verilog_test ... https://www.youtube.com/watch?v=RWqQxtvlNNY